曾道人救世网平特二肖

作為層間電介質的石墨烯的制作方法

文檔序號:19837913發布日期:2020-02-04 13:22
作為層間電介質的石墨烯的制作方法

相關申請的交叉引用

本申請要求于2017年6月19日提交的題為“grapheneasinterlayerdielectric”的美國臨時專利申請號62/522,024的權益,其公開內容明確地通過引用整體并入本文。

本公開的各方面涉及半導體器件,并且更具體地涉及層間電介質。



背景技術:

互連層通常用于將集成電路上的不同器件連接在一起。隨著集成電路變得越來越復雜,更多的互連層被用于提供器件之間的電連接。最近,由于現在在現代電子器件中互連的大量晶體管,用于電路的互連層級的數目已大幅增加。用于支持數目增加的晶體管的數目增加的互連層級涉及更復雜的過程。

隨著集成電路(ic)技術的發展,互連件的幾何尺寸減小。減小互連件之間的幾何尺寸和“節距”(間距)可能導致互連件相互干擾并影響正常操作。

特別地,隨著技術縮放繼續,互補金屬氧化物半導體(cmos)互連金屬線之間的間距變得更小,并且互連電容(例如,層間電容和層內電容)急劇增加。鑒于互連間距隨著技術的發展而縮小(例如,芯片變小以獲得經濟利益),由于常規層間電介質(ild)材料的低k值,互連電容大幅增加。



技術實現要素:

一種集成電路可以包括多個后道工序(beol)互連層。beol互連層可以包括導電線和導電通孔。集成電路可以進一步包括在beol互連層之間的層間電介質(ild)。ild可以包括導電線和導電通孔。ild的至少一部分可以包括低k絕緣石墨烯合金。

一種制造集成電路的方法可以包括在集成電路的中道工序(mol)層上對低k絕緣石墨烯合金層進行圖案化和蝕刻。該方法可以進一步包括形成后道工序(beol)互連層。beol互連層可以包括經圖案化的低k絕緣石墨烯合金層中的導電線和導電通孔。

一種集成電路可以包括多個后道工序(beol)互連層。beol互連層可以包括導電線和導電通孔。集成電路可以進一步包括用于在beol互連層之間進行絕緣的部件。用于絕緣的部件可以包括導電線和導電通孔。用于絕緣的部件的至少一部分可以包括低k絕緣石墨烯合金。

下面將描述本公開的附加特征和優點。本領域技術人員應當理解,本公開可以容易地用作用于修改或設計用于實現本公開的相同目的的其他結構的基礎。本領域技術人員還應認識到,這樣的等同構造不脫離如所附權利要求中闡述的本公開的教導。當結合附圖考慮時,將從以下描述中更好地理解就其組織和操作方法而言被認為是本公開的特性的新穎特征以及進一步的目的和優點。然而,應當明確理解,提供每個附圖僅出于圖示和描述的目的,并且不旨在限定對本公開的限制。

附圖說明

為了更完整地理解本公開,現在參考結合附圖進行的以下描述。

圖1圖示了半導體晶片的透視圖。

圖2圖示了管芯的截面圖。

圖3圖示了金屬氧化物半導體場效應晶體管(mosfet)器件的截面圖。

圖4圖示了鰭式場效應晶體管(finfet)。

圖5圖示了常規集成電路(ic)器件的截面圖。

圖6a至圖6f圖示了根據本公開的各方面的包括位于后道工序(beol)互連層之間的層間電介質(ild)的集成電路(ic)器件的各種配置,其中ild的至少一部分包括低k絕緣石墨烯合金。

圖7a至圖7c圖示了根據本公開的各方面的用于制造集成電路(ic)器件的制造過程。

圖8a至圖8c圖示了根據本公開的各方面的用于制造集成電路(ic)器件的制造過程。

圖9圖示了根據本公開的各方面的用于制造集成電路(ic)器件的方法的工藝流程圖。

圖10是示出其中可以有利地采用本公開的一個方面的示例性無線通信系統的框圖。

圖11是圖示根據一個配置的用于基于鰭部的結構的電路、布局和邏輯設計的設計工作站的框圖。

具體實施方式

結合附圖,以下闡述的詳細描述旨在作為各種配置的描述,而并非旨在表示可以實踐本文描述的概念的唯一配置。詳細描述包括特定細節,以為了提供對各種概念的透徹理解的目的。然而,對于本領域技術人員而言顯而易見的是,可以在沒有這些具體細節的情況下實踐這些概念。在某些情況下,以框圖形式示出了公知的結構和部件,以避免模糊這些概念。

如本文所述,術語“和/或”的使用旨在表示“包括性的或”,并且術語“或”的使用旨在表示“排除性的或”。如本文所述,在整個說明書中使用的術語“示例性”是指“用作示例、實例或圖示”,并且不必一定被解釋為比其他示例性配置優選或有利。如本文所述,在整個說明書中使用的術語“耦合”是指“無論是直接連接、通過中間連接件(例如,開關)連接、電氣連接、機械連接或其他方式連接”,并且不必限于物理連接。另外,連接可以使得對象被永久地連接或可釋放地連接。可以通過開關進行連接。如本文所述,在整個說明書中使用的術語“接近”是指“鄰近、非常近、緊鄰或靠近”。如本文所述,在整個說明書中使用的術語“在……上”在某些配置中是指“直接在……上”,并且在其他配置中是指“間接地在……上”。

互補金屬氧化物半導體(cmos)制造工藝通常分為三個部分:前道工序(feol)、中道工序(mol)和后道工序(beol)。前道工序工藝包括晶片制備、隔離、阱形成、柵極圖案化、間隔件和摻雜劑注入。中道工序工藝包括柵極和端子接觸件形成。后道工序工藝包括形成互連件和用于耦合到feol器件的電介質層。

互連層通常用于將集成電路上的不同器件連接在一起。隨著集成電路變得越來越復雜,更多的互連層提供了器件之間的電連接。最近,由于現在在現代電子器件中互連的大量晶體管,用于電路的互連層級的數目已大幅增加。用于支持數目增加的晶體管的數目增加的互連層級涉及更復雜的工藝。

隨著集成電路(ic)技術的發展,互連件的幾何尺寸減小。減小互連件之間的幾何尺寸和“節距”(間距)可能導致互連件相互干擾并影響正常操作。

特別地,隨著技術縮放繼續,cmos互連金屬線之間的間距變得更小,并且互連電容(例如,層間電容和層內電容)急劇增加。鑒于互連間距隨著技術的發展而縮小(例如,芯片變得更小),減小互連電容的方法可以是減小常規層間電介質(ild)材料的k值。

當前的ild材料是低k硅(例如,硅碳氮氧化物(sicon)),其k值約為2.5。但是,減小當前ild材料的k值很復雜。因此,期望有新的ild材料來代替當前的低kild材料。

將理解,除非另外說明,否則術語“層”包括膜,并且不應被解釋為指示垂直或水平厚度。如本文中所描述,術語“襯底”可指代切塊晶片的襯底或可指代未切塊晶片的襯底。類似地,術語晶片和管芯可以互換使用,除非這種互換會加以輕信。

本公開的各方面使用氟化石墨烯作為ild材料來至少部分地或完全地替代常規的低kild材料(諸如sicon)。優點包括將整體互連電容減小相當大的余裕(例如,20%-50%)。替換常規的低kild材料還大幅提高芯片性能(諸如芯片速度)。

根據本公開的各方面,可以使用化學氣相沉積(cvd)來在犧牲催化劑層上制造氟化石墨烯ild材料。低電阻率的碳合金可以擴散并且隨后被氟化。備選地,可以通過分解常壓cvd(apcvd)碳質前體并且氟化低電阻率碳合金來制造氟化石墨烯ild材料。也可以使用其他工藝來制造氟化石墨烯ild材料。

圖1圖示了半導體晶片的透視圖。晶片100可以是半導體晶片,或者可以是在晶片100的表面上具有一個或多個半導體材料層的襯底材料。當晶片100是半導體材料時,其可以使用czochralski工藝從籽晶生長,在czochralski工藝中籽晶被浸入半導體材料的熔池中以及緩慢地被旋轉并從熔池中被取出。然后,熔融材料沿晶體的取向結晶到籽晶上。

晶片100可以是諸如砷化鎵(gaas)或氮化鎵(gan)的復合材料、諸如砷化銦鎵(ingaas)的三元材料、四元材料或可以是用于其他半導體材料的襯底材料的任何材料。盡管許多材料可以本質上是晶體的,多晶或非晶材料也可以用于晶片100。

晶片100或耦合到晶片100的層可以被提供有使得晶片100更具導電性的材料。例如,但不作為限制,硅晶片可以將磷或硼添加到晶片100中來允許電荷在晶片100中流動。這些添加劑稱為摻雜劑,并且在晶片100或晶片100的部分中提供額外電荷載流子(電子或空穴)。通過選擇額外電荷載流子被提供的區域、哪種類型的電荷載流子被提供以及晶片100中附加電荷載流子的數目(密度),可以在晶片100中或晶片100上形成不同類型的電子器件。

晶片100具有指示晶片100的晶體取向的取向102。取向102可以是如圖1所示的晶片100的平坦邊緣,或者可以是用于示出晶片100的晶體取向的切口或其他標記。取向102可以指示晶片100中的晶格平面的米勒指數。

米勒指數形成晶格中的晶體學平面的符號系統。晶格平面可以由三個整數h、k和指示,它們是晶體中平面的米勒指數。每個指數表示基于倒易晶格矢量正交于方向(h,k,)的平面。整數通常以最低項來書寫(例如,它們的最大公約數應為1)。米勒指數100表示與方向h正交的平面;指數010表示與方向k正交的平面,并且指數001表示與正交的平面。對于某些晶體,使用負數(被寫為指數編號之上的條),并且對于某些晶體(諸如氮化鎵),可以采用多于三個的數字來充分描述不同的晶體學平面。

一旦晶片100已根據需要被處理,就將晶片100沿切割線104分割。切割線104指示晶片100將在何處破碎開或分成多個片。切割線104可以限定已在晶片100上制造的各種集成電路的輪廓。

一旦切割線104被限定,就可以將晶片100鋸切或以其他方式分離成片來形成管芯106。每個管芯106可以是具有許多器件的集成電路或者可以是單個電子器件。管芯106(也可以稱為芯片或半導體芯片)的物理尺寸至少部分地取決于將晶片100分離成一定尺寸的能力以及管芯106被設計為包含的單獨器件的數目。

一旦晶片100已被分離成一個或多個管芯106,就可以將管芯106安裝到封裝中,以允許訪問在管芯106上制造的器件和/或集成電路。封裝可以包括單列直插式封裝、雙列直插式封裝、母板封裝、倒裝芯片封裝、銦點/凸塊封裝或提供對管芯106的訪問的其他類型的器件。也可以通過引線鍵合、探針或其他連接件來直接訪問管芯106,而無需將管芯106安裝到單獨的封裝。

圖2圖示了管芯106的截面圖。在管芯106中,可以存在襯底200,襯底200可以是半導體材料和/或可以用作用于電子器件的機械支撐。襯底200可以是在整個襯底200中存在電子(指定的n溝道)或空穴(指定的p溝道)電荷載流子的摻雜的半導體襯底。隨后利用電荷載流子離子/原子對襯底200的摻雜可以改變襯底200的電荷攜帶能力。

在襯底200(例如,半導體襯底)內,可以存在場效應晶體管(fet)的阱202和204,或者阱202和/或204可以是鰭狀結構的fet(finfet)的鰭部結構。根據阱202和/或204的結構和其他特性以及襯底200的周圍結構,阱202和/或204也可以是其他器件(例如,電阻器、電容器、二極管或其他電子器件)。

半導體襯底還可以具有阱206和阱208。阱208可以完全在阱206內,并且在某些情況下可以形成雙極結型晶體管(bjt)。阱206還可以用作隔離阱,以將阱208與管芯106內的電場和/或磁場隔離。

可以將層(例如,210到214)添加到管芯106。層210可以是例如氧化物或絕緣層,其可以使阱(例如,202至208)彼此隔離或與管芯106上的其他器件隔離。在這種情況下,層210可以是二氧化硅、聚合物、電介質或另一電絕緣層。層210也可以是互連層,在這種情況下,它可以包括導電材料,諸如銅、鎢、鋁、合金或其他導電或金屬材料。

根據期望的器件特性和/或層的材料(例如,210和214),層212也可以是電介質層或導電層。層214可以是包封層,其可以保護各層(例如,210和212)以及阱202至208和襯底200免受外力。例如但不作為限制,層214可以是保護管芯106免受機械損壞的層,或者層214可以是保護管芯106免受電磁或輻射損壞的材料層。

在管芯106上設計的電子器件可以包括許多特征或結構部件。例如,管芯106可以暴露于任意數目的方法來將摻雜劑賦予襯底200、阱202至208以及如果需要的話層(例如,210至214)中。例如但不以限制的方式,管芯106可以暴露于離子注入、通過擴散工藝被驅動進入晶格的摻雜劑原子的沉積、化學氣相沉積、外延生長或其他方法。通過選擇性生長、材料選擇和去除層(例如,210至214)的部分以及通過選擇性去除、材料選擇以及襯底200和阱202至208的摻雜劑濃度,許多不同的結構和電子器件可以在本公開的范圍內形成。

此外,可以通過各種工藝選擇性地去除或添加襯底200、阱202至208和層(例如,210至214)。化學濕法蝕刻、化學機械平坦化(cmp)、等離子體蝕刻、光致抗蝕劑掩模、鑲嵌工藝和其他方法可以創建本公開的結構和器件。

圖3圖示了金屬氧化物半導體場效應晶體管(mosfet)器件300的截面圖。mosfet器件300可以具有四個輸入端子。四個輸入是源極302、柵極304、漏極306和本體。源極302和漏極306可以被制造為襯底308中的阱202和204,或者可以被制造為襯底308上方的區域,或者被制造為管芯106上的其他層的部分。這樣的其他結構可以是鰭部或從襯底308的表面突出的其他結構。此外,襯底308可以是管芯106上的襯底200,但是襯底308也可以是耦合到襯底200的層(例如,210至214)中的一個或多個。

mosfet器件300是單極器件,因為根據mosfet的類型,電流僅由一個類型的電荷載流子(例如,電子或空穴)產生。mosfet器件300通過控制源極302和漏極306之間的溝道310中的電荷載流子的數量來操作。電壓vsource312被施加到源極302,電壓vgate314被施加到柵極304,并且電壓vdrain316被施加到漏極306。單獨的電壓vsubstrate318也可以被施加到襯底308,盡管電壓vsubstrate318可以耦合到電壓vsource312、電壓vgate314或電壓vdrain316中的一個。

為了控制溝道310中的電荷載流子,當柵極304累積電荷時,電壓vgate314在溝道310中創建電場。與在柵極304上累積的電荷相反的電荷開始在溝道310中累積。柵極絕緣體320將在柵極304上累積的電荷與源極302、漏極306和溝道310絕緣。柵極304和溝道310(其中柵極絕緣體320在其之間)創建電容器,并且隨著電壓vgate314增加,作為該電容器的一個極板的柵極304上的電荷載流子開始積累。柵極304上的這種電荷累積將相反的電荷載流子吸引到溝道310中。最終,足夠的電荷載流子累積在溝道310中,以在源極302和漏極306之間提供導電路徑。該情況被稱為打開fet的溝道。

通過改變電壓vsource312和電壓vdrain316以及它們與電壓vgate314的關系,打開溝道310的被施加到柵極304的電壓量可以變化。例如,電壓vsource312通常具有比電壓vdrain316更高的電勢。使電壓vsource312和電壓vdrain316之間的電壓差增大將改變用于打開溝道310的電壓vgate314的量。此外,更大的電壓差將改變使電荷載流子通過溝道310移動的電動勢的量,創建通過溝道310的更大的電流。

柵極絕緣體320的材料可以是氧化硅,或者可以是具有與氧化硅不同的介電常數(k)的電介質或其他材料。此外,柵極絕緣體320可以是材料的組合或材料的不同層。例如,柵極絕緣體320可以是氧化鋁、氧化鉿、氮氧化鉿、氧化鋯或這些材料的疊層和/或合金。在不脫離本公開的范圍的情況下,可以使用用于柵極絕緣體320的其他材料。

通過改變用于柵極絕緣體320的材料以及柵極絕緣體320的厚度(例如,柵極304與溝道310之間的距離),柵極304上的用以打開溝道310的電荷量可以變化。還圖示了示出mosfet器件300的端子的符號322。對于n溝道mosfet(在溝道310中使用電子作為電荷載流子),在符號322中將箭頭應用于襯底308端子,箭頭指向遠離柵極304端子。對于p型mosfet(在溝道310中使用空穴作為電荷載流子),在符號322中將箭頭應用于襯底308端子,箭頭指向柵極304端子。

柵極304也可以由不同的材料制成。在一些設計中,柵極304由多晶硅制成,多晶硅是硅的導電形式。盡管在本文中被稱為“多晶硅”,但是金屬、合金或其他導電材料被認為是如本公開中所描述的用于柵極304的適當材料。

在一些mosfet設計中,在柵極絕緣體320中可能期望高k值的材料,并且在這樣的設計中,可以采用其他導電材料。例如,但不以限制的方式,“高k金屬柵極”設計可以將諸如銅的金屬用于柵極304端子。盡管被稱為“金屬”,但是多晶材料、合金或其他導電材料被認為是如本公開中所描述的用于柵極304的適當材料。

為了互連至mosfet器件300或互連至管芯106中的其他器件(例如,半導體),使用互連層。這些互連層可以在一個或多個后道工序(beol)層、中道工序(mol)層(例如210至214)中,或者可以在管芯106的其他互連層中。例如,如圖6a至圖6f所示,包圍互連層的層間電介質(ild)可以利用低k絕緣石墨烯合金層來被代替。

圖4圖示了以與關于圖3所描述的mosfet器件300類似的方式操作的鰭狀結構fet(finfet)400。但是,finfet400中的鰭部410生長或以其他方式耦合到襯底308。襯底308可以是半導體襯底或其他類似的支撐層(例如,包括氧化物層、氮化物層、金屬氧化物層或硅層)。鰭部410包括源極302和漏極306。柵極304通過柵極絕緣體320設置在鰭部410上和襯底308上。finfet晶體管是基于3d鰭部的金屬氧化物半導體場效應晶體管(mosfet)。結果,finfet400的物理尺寸可以小于圖3所示的mosfet器件300的結構。

finfet400的物理尺寸的減小允許在管芯106上的每單位面積上具有更多的器件。減小這些器件之間的幾何形狀和“節距”(間距)可能導致與器件接觸的互連層彼此干擾并影響正常操作。特別地,隨著技術縮放繼續,互補金屬氧化物半導體(cmos)互連層(例如,金屬線)之間的間距變得更小,并且互連電容(例如,層間電容和層內電容)急劇增加。鑒于互連間距隨著技術的發展而縮小(例如,芯片變得更小),減小互連電容的方法可以是減小常規層間電介質(ild)材料的k值。

圖5圖示了常規集成電路(ic)器件500的截面圖。ic器件500可以包括后道工序互連層540、550、560和570(例如,m1至m4等)。常規層間電介質材料510可以圍繞后道工序互連層540、550、560和570中的每一個。常規層間電介質材料510可以由低k硅碳氮氧化物(sicon)組成,或者由其他類似的低k電介質材料組成。

由于后道工序互連層540、550、560和570之間的間距減小,ic器件500經歷層間耦合電容502以及層內耦合電容504。層間耦合電容502和層內耦合電容504對ic器件500的性能產生負面影響。例如,層間耦合電容502和/或層內耦合電容504可能會降低ic器件500的操作速度。

本公開的各方面通過替換常規層間電介質材料510的至少一部分來減小層間耦合電容502以及層內耦合電容504。例如,氟化石墨烯可以用作層間電介質材料以部分地或完全地替換常規層間電介質材料510。通過替換常規層間電介質材料510而提供的益處包括將整體互連電容降低了相當大的余裕(例如,20%-50%),同時改進了芯片性能(例如,芯片速度)。

圖6a至圖6f圖示了集成電路(ic)器件600的各種配置的截面圖,集成電路(ic)器件600包括后道工序互連層(例如,640、650、660和670)之間的層間電介質610。在這些示例中,層間電介質610的至少一部分包括低k絕緣石墨烯合金630。在圖6a中,層間電介質610完全由低k絕緣石墨烯合金630組成。在另一示例中,如圖6b所示,層間電介質610可以包括與低k絕緣石墨烯合金630的層組合的常規層間電介質材料510的層。

如圖6a至圖6f所示,第一后道工序(beol)互連層對應于金屬1(m1)beol互連層640,并且第二beol互連層對應于金屬2(m2)beol互連層650。類似地,第三beol互連層對應于金屬3(m3)beol互連層660,并且第四beol互連層對應于金屬4(m4)beol互連層670。也可以在m4beol互連層670之上包括附加的互連層。

根據各方面,beol互連層(例如,640、650、660和670)中的每一個包括線和通孔。例如,m1beol互連層640可以包括五個導電線,并且m2beol互連層650可以包括一個導電線。類似地,m3beol互連層660可以包括兩個導電線,并且m4beol互連層670可以包括兩個導電線(例如,銅線)。這些僅是示例性的,并且可以包括其他變化數目的互連件(每個具有不同的尺寸和形狀)以及導電通孔(未示出)。

圖6a圖示了根據本公開的各方面的其中層間電介質(諸如常規層間電介質材料510)完全被低k絕緣石墨烯合金630(例如,氟化石墨烯)替換的ic器件600。在該示例中,低k絕緣石墨烯合金630完全包圍beol互連層(例如,640、650、660和670)中的每一個。

根據本公開的各方面,在beol互連層(例如,640、650、660和670)中的一個或多個處,層間電介質可以由低k絕緣石墨烯合金630替換。例如,在beol互連層(例如,640、650、660和670)的任何組合處,常規層間電介質材料510可以利用低k絕緣石墨烯合金630來被替換。

根據附加方面,在beol互連層(例如,640、650、660和670)中的每一個處,層間電介質中的全部或一些可以利用低k絕緣石墨烯合金630來被替換。例如,低k絕緣石墨烯合金630可以在所有五個beol互連層中代替常規層間電介質材料510,或者可以被包括在四個或更少的beol互連層中。

圖6b圖示了根據本公開的各方面的其中層間電介質610部分地由低k絕緣石墨烯合金630(例如,氟化石墨烯)替換的ic器件600。例如,層間電介質610和低k絕緣石墨烯合金630可以形成為條紋來包圍每個beol互連層(例如,640、650、660和670)。例如,層間電介質610和低k絕緣石墨烯合金630層可以彼此交替(例如,交替的層)。根據一個方面,層間電介質610和低k絕緣石墨烯合金630可以具有各種厚度和/或可以具有相似或不同的厚度。

根據本公開的各方面,在beol互連層(例如,640、650、660和670)中的一個或多個處,層間電介質610可以部分地由低k絕緣石墨烯合金630替換。例如,在beol互連層(例如,640、650、660和670)的任何組合處,層間電介質610可以利用低k絕緣石墨烯合金630來被部分地替換。

根據附加方面,低k絕緣石墨烯合金630可以在beol互連層(例如,640、650、660和670)中的全部或部分處替換層間電介質610。例如,低k絕緣石墨烯合金630可以部分地替換m1beol互連層640的所有五個互連件之間的層間電介質610或者可以被包括在m1beol互連層640的四個或更少的互連件之間。

圖6c圖示了根據本公開的各方面的其中層間電介質(例如,圖5的常規層間電介質材料510)完全被低k絕緣石墨烯合金630(例如,氟化石墨烯)替換的ic器件600。低k絕緣石墨烯合金630可以包圍beol互連層(例如,640、650、660和670)中的每一個。在該示例中,m1beol互連層640、m2beol互連層650、m3beol互連層660和m4beol互連層670中的每一個均包括保形電介質襯里620(例如,氮化硅(sinx)、氮化鉭(tan)、鈷(co)等)。

beol互連層(例如,640、650、660和670)的任何組合可以包括保形電介質襯里620。在該示例中,保形電介質襯里620被包括在beol互連層(例如,640、650、660和670)的每一個的側壁和第一表面上。例如,第一表面可以面向前道工序(feol)層。保形電介質襯里620可以被包括在beol互連層(例如,640、650、660和670)的導電線中的全部或一些上。例如,保形電介質襯里620可以被包括在m1beol互連層640的所有五個互連件上,或者可以被包括在m1beol互連層640的四個或更少的互連件上。

圖6d圖示了在beol互連層(例如,640、650、660和670)中的每一個之間包括層間電介質610的ic器件600。在該示例中,層間電介質610的至少一部分包括低k絕緣石墨烯合金630(例如,氟化石墨烯)。例如,層間電介質610和低k絕緣石墨烯合金630可以是交替或非交替的薄層。beol互連層(例如,640、650、660和670)的任何組合都可以包括層間電介質610和低k絕緣石墨烯合金630。例如,m1beol互連層640、m3beol互連層660、m4beol互連層670可以包括層間電介質610和低k絕緣石墨烯合金630,而m2beol互連層650則不是。

圖6e圖示了根據本公開的各方面的在beol互連層(例如,640、650、660和670)之間包括層間電介質610的ic器件600。在該示例中,層間電介質610的至少一部分包括低k絕緣石墨烯合金630。另外,beol互連層(例如,640、650、660和670)中的每一個可以包括保形電介質襯里620(例如,sinx、tan、co等)。例如,保形電介質襯里620可以至少部分地包圍beol互連層(例如,640、650、660和670)中的每一個。層間電介質610和低k絕緣石墨烯合金630可以具有相似或不同的厚度。低k絕緣石墨烯合金630和保形電介質襯里620可以被包括在一些beol互連層(例如,640、650、660和670)中以及在beol互連層(例如,640、650、660和670)的一些互連件之間。

圖6f圖示了根據本公開的各方面的在beol互連層(例如,640、650、660和670)之間包括層間電介質610的ic器件600。在該示例中,層間電介質610的至少一部分包括低k絕緣石墨烯合金630。beol互連層(例如,640、650、660和670)中的每一個可以包括保形電介質襯里620。例如,層間電介質610和低k絕緣石墨烯合金630可以是交替的薄層,并且可以被包括在beol互連層(例如,640、650、660和670)的任何組合中或在每個beol互連層(例如,640、650、660和670)的一些互連件之間。

盡管層間電介質610和低k絕緣石墨烯合金630已被圖示為基本線性的層,但是根據本公開的附加方面,層間電介質610和低k絕緣石墨烯合金630可以是非線性的、具有變化的寬度、具有方格圖案的、圓形的等,使得beol互連層(例如,640、650、660和670)中的每一個被至少部分地包圍。例如,保形電介質襯里620可以至少部分地包圍beol互連層(例如,640、650、660和670)中的一些,而其他beol互連層不包括保形電介質襯里620。根據各方面,保形電介質襯里620的襯里可以為1nm至5nm,并且低k絕緣石墨烯合金630可以為1nm至40nm。當然,這些范圍僅是示例性的,并且其他厚度是可能的。

根據本公開的附加方面,低k絕緣石墨烯合金630可以包括氟化石墨烯、氧化石墨烯或氫化石墨烯。另外,低k絕緣石墨烯合金630可以包括具有低極化率的任何石墨烯相關材料。例如,可以使用具有c-f(碳-氟)鍵、c-o(碳-氧)鍵、c-h(碳-氫)鍵等的氟化石墨烯以及具有低極化率的任何石墨烯碳相關材料。這是因為通常,k與材料的電子極化率成比例。

圖7a至圖7c圖示了根據本公開的各方面的用于制造集成電路(ic)器件的制造過程。

圖7a圖示了具有完成的feol和mol層的晶片702(例如,襯底)。根據一個方面,電介質層710可以形成在晶片702之上。例如,電介質層710可以在晶片702上外延生長。電介質層710是可選的。

圖7b圖示了沉積在晶片702上的氟化石墨烯層730(例如,低k絕緣石墨烯合金)。根據一個方面,氟化石墨烯層730可以沉積在電介質層710之上。例如,犧牲催化劑層(例如,鈦(ti))可以沉積在晶片702的mol層上。低電阻率的碳合金可以通過犧牲催化劑層擴散。例如,涉及甲烷(ch4)的化學氣相沉積(cvd)工藝可以形成用于通過犧牲催化劑層的晶界擴散到例如ti/tin的界面的石墨烯。然后可以去除犧牲催化劑層。然后可以將低電阻率碳合金氟化來形成氟化石墨烯層730。備選地,可以從另一晶片轉移石墨烯層,其中可以在轉移之前或之后添加氟化石墨烯。

圖7c圖示了在晶片702上的氟化石墨烯層730中形成的m1beol互連層740(例如,導電互連件和通孔)。可以使用光刻、沉積和剝離工藝來將導電金屬(例如,銅(cu))沉積在氟化石墨烯層730中。隨后,可以重復如上所述的類似工藝,以將電介質層710和氟化石墨烯層730的附加層沉積到隨后的beol互連層(例如,m2及以上)。

圖8a至圖8c圖示了根據本公開的各方面的用于制造集成電路(ic)器件的制造過程。

圖8a圖示了具有完成的feol和mol層的晶片802(例如,襯底)。電介質層810可以形成在晶片802之上。例如,電介質層810可以在晶片802上外延生長。電介質層810是可選的。

圖8b圖示了沉積在晶片802上的薄的氟化石墨烯層830(例如,低k絕緣石墨烯合金)。例如,薄的氟化石墨烯層830的厚度可以為1至5納米。薄的氟化石墨烯層830可以沉積在電介質層810之上。

根據本公開的一個方面,薄的犧牲催化劑層(例如,鈦(ti))可以沉積在晶片802的mol層上。低電阻率碳合金可以通過犧牲催化劑層擴散。例如,使用甲烷(ch4)的化學氣相沉積(cvd)工藝可以形成用于通過犧牲催化劑層的晶界擴散到界面的石墨烯。界面可以包括例如ti/tin。然后可以去除犧牲催化劑層。然后可以將低電阻率的碳合金氟化來形成薄的氟化石墨烯層830。

備選地,薄的催化劑層可以沉積在mol層上,隨后從薄的催化劑層分解碳質前體。然后可以對低電阻率的碳合金進行氟化。

圖8c圖示了形成在晶片802的薄的氟化石墨烯層830中的m1beol互連層840。例如,低k層間電介質(ild)(例如,硅碳氮氧化物(sicon))835可以沉積或生長在薄的氟化石墨烯層830上。然后,可以使用光刻、沉積和剝離工藝來在薄的氟化石墨烯層sicon結構830/835中沉積導電金屬(例如,銅(cu))。隨后,可以重復如上所述的類似過程,以將電介質層810的附加層和薄的氟化石墨烯層830的附加層沉積到隨后的beol互連層(例如,m2及以上)。

使用低k絕緣石墨烯合金來至少部分地替換常規ild材料的優點是它不涉及feol/mol工藝的變化。這是因為沒有添加附加的掩膜。因此,當將低k絕緣石墨烯合金用作ild的一部分時,不會產生顯著的成本。

圖9圖示了根據本公開的各方面的用于制造集成電路(ic)器件的方法900的工藝流程圖。在框902處,在集成電路的中道工序(mol)層上對低k絕緣石墨烯合金層進行圖案化和蝕刻。例如,如圖7a至圖7c和圖8a至圖8c所示,可以在電介質層710/810上形成氟化石墨烯層730/830。

在框904處,在經圖案化的低k絕緣石墨烯合金層中形成包括導電線和導電通孔的后道工序(beol)互連層(例如,m1、m2等)。例如,如圖7a至圖7c和圖8a至圖8c中所示,可以使用光刻、沉積和剝離工藝來在氟化石墨烯層730/830中沉積導電線(例如,銅(cu))。隨后,可以重復與本文所述類似的過程,以沉積附加的電介質層710/810、氟化石墨烯層730/830和beol互連層740/840(例如,m1至m4等)。根據各方面,beol互連層740/840可以包括導電線和/或導電通孔。另外,如圖6c、圖6e和圖6f所示,beol互連層(例如,640、650、660和670)可以內襯有保形電介質襯里620(例如,sinx、tan、co等)。

根據本公開的附加的方面,方法900可以進一步包括在集成電路的mol層上生長低k電介質層。另外,低k電介質層可以沉積在集成電路的有源層上。例如,低k絕緣石墨烯合金層可以包括氟化石墨烯、氧化石墨烯或氫化石墨烯。

根據本公開的一個方面,描述了集成電路(ic)器件。在一個配置中,ic器件包括用于絕緣的部件。絕緣部件可以是低k絕緣石墨烯合金層間電介質(ild)。在另一方面,前述部件可以是被配置為執行前述部件所敘述的功能的任何模塊或任何裝置或材料。

圖10是示出其中可以有利地采用本公開的一個方面的示例性無線通信系統1000的框圖。為了圖示的目的,圖10示出了三個遠程單元1020、1030和1050以及兩個基站1040。將認識到,無線通信系統可以具有更多的遠程單元和基站。遠程單元1020、1030和1050包括ic器件1025a、1025c和1025b,其包括所公開的低k絕緣石墨烯合金層。將認識到,其他設備(諸如基站、交換設備和網絡設備)也可以包括所公開的低k絕緣石墨烯合金層。圖10示出了從基站1040到遠程單元1020、1030和1050的前向鏈路信號1080以及從遠程單元1020、1030和1050到基站1040的反向鏈路信號1090。

在圖10中,遠程單元1020被示出為移動電話,遠程單元1030被示出為便攜式計算機,并且遠程單元1050被示出為無線本地環路系統中的固定位置遠程單元。例如,遠程單元可以是移動電話、手持式個人通信系統(pcs)單元、諸如個人數據助理的便攜式數據單元、具有gps功能的設備、導航設備、機頂盒、音樂播放器、視頻播放器、娛樂單元、諸如抄表設備的固定位置數據單元或存儲或取回數據或計算機指令的其他設備或其組合。盡管圖10圖示了根據本公開的各方面的遠程單元,但是本公開不限于這些示例性圖示的單元。本公開的各方面可以適當地被采用在包括所公開的低k絕緣石墨烯合金層的許多設備中。

圖11是圖示用于ic結構(諸如包括上面公開的低k絕緣石墨烯合金層的集成電路)的電路、布局和邏輯設計的設計工作站的框圖。設計工作站1100包括硬盤1101,硬盤1101包括操作系統軟件、支持文件以及諸如cadence或orcad的設計軟件。設計工作站1100還包括顯示器1102,以方便包括低k絕緣石墨烯合金層的電路1110或ic器件1112的設計。存儲介質1104被提供用于有形地存儲電路1110或ic器件1112的設計。電路1110或ic器件1112的設計可以以諸如gdsii或gerber的文件格式被存儲在存儲介質1104上。存儲介質1104可以是cd-rom、dvd、硬盤、閃存或其他適當的設備。此外,設計工作站1100包括用于從存儲介質1104接受輸入或將輸出寫入存儲介質1104的驅動裝置1103。

記錄在存儲介質1104上的數據可以指定邏輯電路配置、用于光刻掩模的圖案數據或用于串行寫入工具(諸如電子束光刻)的掩模圖案數據。數據可以進一步包括邏輯驗證數據(諸如與邏輯仿真相關聯的時序圖或網絡電路)。在存儲介質1104上提供數據有助于包括低k絕緣石墨烯合金層的電路1110的設計。

對于固件和/或軟件實現,可以利用執行本文描述的功能的模塊(例如,過程、功能等)來實現方法。有形地體現指令的機器可讀介質可以用于實現本文描述的方法。例如,軟件代碼可以存儲在存儲器中并由處理器單元執行。存儲器可以在處理器單元內或在處理器單元外部實現。如本文所使用,術語“存儲器”指代長期、短期、易失性、非易失性或其他存儲器的類型,并且不限于特定類型的存儲器或特定數目的存儲器,或基于其上存儲的存儲器的介質類型。

如果以固件和/或軟件實現,則功能可以作為一個或多個指令或代碼存儲在計算機可讀介質上。示例包括利用數據結構編碼的計算機可讀介質和利用計算機程序編碼的計算機可讀介質。計算機可讀介質包括物理計算機存儲介質。存儲介質可以是可以由計算機訪問的可用介質。作為示例而非限制,這樣的計算機可讀介質可以包括ram、rom、eeprom、cd-rom或其他光盤存儲、磁盤存儲或其他磁性存儲設備或可以用于存儲指令或數據結構形式的期望程序代碼并且可由計算機訪問的其他介質;如本文中所使用的磁盤和光盤包括光碟(cd)、激光盤、光學盤、數字多功能盤(dvd)、軟盤和藍光光盤,其中磁盤通常磁性地再現數據,而光盤則利用激光光學地再現數據。上述的組合也應被包括在計算機可讀介質的范圍內。

除了存儲在計算機可讀介質上之外,指令和/或數據還可以作為信號提供在通信裝置中包括的傳輸介質上。例如,通信裝置可以包括具有指示指令和數據的信號的收發器。指令和數據被配置為使得一個或多個處理器實現權利要求中概述的功能。

盡管已詳細描述了本公開及其優點,但是應當理解,在不脫離由所附權利要求限定的本公開的技術的情況下,可以在本文中進行各種改變、替換和變更。例如,關于襯底或電子器件使用諸如“之上”和“之下”的關系術語。當然,如果襯底或電子器件倒置,則之上變為之下,反之亦然。另外,如果是側向定向,則之上和之下可以指代襯底或電子器件的側面。而且,本申請的范圍不旨在限于說明書中描述的過程、機器、制造以及物質組成、手段、方法和步驟的特定配置。如本領域的普通技術人員將從公開內容中容易地理解,可以根據本公開利用目前存在或將要開發的、執行基本相同的功能或實現與本文所述的對應配置基本相同的結果的過程、機器、制造、物質組成、手段、方法或步驟。因此,所附權利要求旨在將這樣的過程、機器、制造、物質組成、手段、方法或步驟包括在其范圍內。

本領域技術人員將進一步理解,結合本文的公開描述的各種例示性邏輯塊、模塊、電路和算法步驟可以被實現為電子硬件、計算機軟件或兩者的組合。為了清楚地圖示硬件和軟件的這種可互換性,上面已整體根據其功能描述了各種例示性部件、塊、模塊、電路和步驟。將這種功能性實現為硬件還是軟件取決于特定的應用和施加在整個系統上的設計約束。技術人員可以針對每個特定應用以變化的方式來實現所描述的功能,但是這樣的實現決策不應被解釋為導致脫離本公開的范圍。

結合本文的公開描述的各種例示性邏輯塊、模塊和電路可以利用通用處理器、數字信號處理器(dsp)、專用集成電路(asic)、現場可編程門陣列(fpga)或其他可編程邏輯設備、分立門或晶體管邏輯、分立硬件部件或旨在執行本文所述的功能的其任何組合來實現或執行。通用處理器可以是微處理器,或者備選地,處理器可以是任何常規處理器、控制器、微控制器或狀態機。處理器也可以被實現為計算設備的組合(例如,dsp和微處理器的組合、多個微處理器、與dsp核結合的一個或多個微處理器或任何其他這樣的配置)。

結合本公開描述的方法或算法的步驟可以直接體現在硬件中、體現在由處理器執行的軟件模塊中或在兩者的組合中。軟件模塊可以駐留在ram、閃存、rom、eprom、eeprom、寄存器、硬盤、可移動磁盤、cd-rom或本領域已知的任何其他形式的存儲介質中。示例性存儲介質耦合到處理器,使得處理器可以從存儲介質讀取信息,并且可以向存儲介質寫入信息。備選地,存儲介質可以集成到處理器。處理器和存儲介質可以駐留在asic中。asic可以駐留在用戶終端中。備選地,處理器和存儲介質可以作為分立部件駐留在用戶終端中。

在一個或多個示例性設計中,可以以硬件、軟件、固件或其任意組合來實現所描述的功能。如果以軟件實現,則功能可以作為一個或多個指令或代碼存儲在計算機可讀介質上或通過計算機可讀介質傳輸。計算機可讀介質包括計算機存儲介質和通信介質,通信介質包括有助于將計算機程序從一個地方轉移到另一地方的任何介質。存儲介質可以是可由通用或專用計算機訪問的任何可用介質。作為示例而非限制,這樣的計算機可讀介質可以包括ram、rom、eeprom、cd-rom或其他光盤存儲、磁盤存儲或其他磁性存儲設備或可以用于以指令或數據結構形式承載或存儲指定的程序代碼并且可由通用或專用計算機或通用或專用處理器進行訪問的任何其他介質。而且,任何連接都適當地稱為計算機可讀介質。例如,如果使用同軸電纜、光纖電纜、雙絞線、數字用戶線(dsl)或無線技術(例如,紅外、無線電和微波)從網站、服務器或其他遠程源傳輸軟件,則介質的定義包括同軸電纜、光纖電纜、雙絞線、dsl或諸如紅外、無線電和微波等無線技術。本文使用的磁盤和光盤包括光碟(cd)、激光光盤、光學盤、數字多功能光盤(dvd)和藍光光盤,其中磁盤通常以磁性方式再現數據,而光盤則利用激光光學地再現數據。上述的組合也應包括在計算機可讀介質的范圍內。

提供本公開的先前描述以使本領域的任何技術人員能夠制造或使用本公開。對本公開的各種修改對于本領域技術人員而言將是顯而易見的,并且在不脫離本公開的精神或范圍的情況下,本文中定義的一般原理可以應用于其他變型。因此,本公開內容不旨在限于本文描述的示例和設計,而是與符合本文公開的原理和新穎性特征的最寬范圍相一致。

再多了解一些
當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
曾道人救世网平特二肖 闲来贵州捉鸡麻将下 最好的投资理财平台 琼崖海南麻将下载安 3d开奖结果彩宝网 秒速时时彩五星计划在线 白银理财平台 广西旧快乐十分走势图 飞艇开奖软件app下 政府基金配资 广西快3开奖直播